成熟制程和先进制程有什么区别？28nm为什么仍然重要

成熟制程和先进制程的区别，主要在于工艺平台能够提供的晶体管密度、功耗与性能，以及它支持哪些器件和电路功能。先进节点持续提高数字电路的集成能力；28nm等已长期应用的平台，则仍能满足许多产品的功能、可靠性和成本要求。节点更新，并不意味着此前的工艺失去用途。

理解28nm为什么仍然重要，需要同时看三个问题：芯片需要完成什么功能，哪些部分能从缩小尺寸中获益，以及整个项目的成本怎样变化。若还不熟悉晶圆加工与封装测试的关系，可以先了解芯片制造的基本流程。

成熟制程和先进制程怎样区分？

在常见的逻辑代工讨论中，28nm通常被归入成熟节点，7nm、5nm、3nm等常作为先进节点的例子。例如，SIA在2025年一份资料的口径说明中，也将28nm及更大节点列入该文的成熟节点范围。但这种分类不是跨时期、跨用途的永久分界。

这两个词通常是对工艺代际及应用状态的概括。产业统计、企业产品分类和具体应用领域，可能采用不同口径；曾经领先的节点也会随着时间成为广泛使用的平台。因此，看到一条节点分界时，应先看它的统计范围。“成熟”不等于任何新设计都能立即获得高良率，“先进”也不等于更适合每一种产品，仍需验证具体芯片能否完成任务。

节点数字不是芯片所有结构的实际尺寸

28nm、7nm或3nm首先是工艺节点名称，不能理解为芯片上每一根线、每一个晶体管的尺寸都等于这个数字。英特尔在制程命名说明中指出，节点名称早年曾对应某些晶体管物理特征，但行业已不再沿用这种直接对应方式。

栅长、金属线节距和标准单元布局属于不同层次的尺寸。即使两种工艺的名称相同，其设计规则、可用器件、逻辑密度和功耗表现也可能不同；节点名称相差一倍，也不能据此断言整颗芯片面积缩小四倍。比较必须落到相同功能、相近设计约束下的实现结果。

先进节点主要改善什么，哪些功能不能等比例缩小？

数字芯片常用PPA评价设计：P是功耗，第二个P是性能，A是面积。更高的逻辑密度，意味着在给定面积中有机会放入更多运算单元，或用较小面积实现原有逻辑；器件与互连的改进，则为提高速度、降低能耗提供条件。

但这三项需要一起权衡。把密度提升全部用于增加运算单元，整颗芯片的功耗仍可能上升；为了达到更高频率，设计也可能需要更高工作电压和更强的驱动能力。因此，“先进工艺更省电”应明确是在同等任务、性能或功耗约束下比较，而不是只看两颗功能不同的芯片的总瓦数。

晶体管结构也在变化。以台积电公开的工艺平台介绍为例，28/22nm平面CMOS与16/12nm FinFET是不同平台。平面器件与鳍式器件的沟道、栅极结构不同，工艺演进并非把同一张版图机械缩小。这里的结构举例也不是成熟与先进制程的统一分界。

电路部分	主要需要解决什么	为什么不能只看节点数字
数字逻辑	运算吞吐量、时序、能耗与面积	需要比较实际标准单元、布线与工作条件，密度提升不等于整机性能按比例提升。
片上存储器	容量、读写速度、功耗与稳定性	存储单元及外围电路有自己的设计约束，缩小比例不一定与逻辑相同。
模拟接口	噪声、精度、器件匹配与信号范围	有些器件面积和电容由精度、噪声目标决定，缩小尺寸未必改善结果。
较高电压的输出电路	耐压、驱动能力、隔离与寿命	需要相应器件结构和间距，低电压逻辑晶体管不能直接替代高压器件。

例如，显示驱动芯片既处理数字数据，也需要按要求驱动面板。即使逻辑部分缩小了，输出电路仍须承受相应电压，并保持规定的驱动精度。节点越小不代表耐压越高；是否具备所需高压器件，要查具体的特色工艺版本。模拟和高压功能也可以在较新的节点上实现，关键是平台有没有为这些功能提供器件及验证支持。

28nm为什么仍然有用？

同一个28nm节点，可以有不同的逻辑工艺版本

28nm不是一份固定不变的“制造配方”。联电的28nm技术页面同时列出采用高介电常数材料与金属栅极的HKMG版本，以及采用SiON栅介质的版本，并说明了不同器件电压、存储单元等选项。相同节点下，设计者仍需选择与性能和功耗目标相符的具体平台。

对于计算规模适中、已有平台能满足能耗要求的产品，继续使用28nm可能意味着可以利用已经验证的电路模块和设计流程。这里的价值是减少重新开发与验证的工作，而不是“旧工艺天然更好”。如果目标频率、片上存储容量或功耗已经超出该平台的合理实现范围，换到更合适的节点才有意义。

这种复用也有边界。设计规则、器件模型和IP模块往往绑定具体工艺；从一家晶圆厂的28nm换到另一家的28nm，或从通用逻辑版转到高压版，都不能仅凭节点相同就直接搬用版图。

特色工艺让28nm承担数字处理以外的任务

28nm的实际用途包括经过专门开发的显示驱动平台。联电与eMemory在2020年的技术公告中披露，NeoFuse非易失性存储IP已在联电28nm高压工艺上完成验证，面向OLED应用。这个例子说明，产品需要的是逻辑、高压器件及配套IP共同可用，而不是只有一个“28nm”标签。

这也不能解释成OLED驱动必须用28nm。联电当前eHV平台页面列出的节点范围从0.8μm延伸到14nm，用来满足不同显示技术和尺寸的需求。28nm是实际存在的一种选择，不是显示驱动工艺的终点。

同样，不能把“成熟制程仍然重要”简化成“所有模拟、汽车或功率芯片都适合28nm”。汽车是一类应用场景，里面既有计算芯片，也有传感、驱动与电源器件；功率半导体还要按电压、电流和损耗选择器件技术。长期供货和可靠性要求需要落实到具体平台、器件和产品验证，节点名称本身不构成保证。

制程成本为什么不能只比较晶圆单价？

比较成本时，首先要问“每片晶圆多少钱”，还是“每颗合格芯片多少钱”。如果只讨论晶圆加工阶段，可用下面的简化关系理解各项因素：

合格裸片的晶圆加工成本≈单片晶圆加工成本÷（可切割裸片数×晶圆测试良率）

在相同晶圆尺寸下，芯片面积变小通常能增加可切割裸片数，但实际数量还受芯片形状、切割道和边缘排布影响。晶圆测试良率则决定其中有多少满足规格。先进工艺的晶圆单价即使较高，也可能因裸片面积下降而部分抵消；如果芯片主要受模拟器件、焊盘或高压电路面积约束，换节点获得的面积收益就可能有限。

良率也不能简单写成“成熟制程一定高、先进制程一定低”。工艺量产经验、芯片面积、设计复杂度、测试标准和量产爬坡阶段都会影响具体产品的结果。应使用同一成本范围内、对应实际设计的良率，而不是拿两家工厂的宣传指标直接相除。

从项目角度，还需要加入一次性工程投入，即NRE，包括设计、验证、掩模与试产等费用。部分IP按许可收取一次性费用，部分还涉及按出货计费，不能全部装进同一个固定成本项。封装、测试及其良率，也会继续改变最终合格产品的单位成本。

项目平均单位成本≈量产阶段每颗合格产品成本＋一次性投入÷累计合格出货量

这解释了产量为什么会改变选择：同样的一次性投入，在较少出货中分摊的金额更大；在较大出货中，单位制造成本的差异会更有影响。已有平台若能复用设计和IP，可能降低开发投入；先进节点若显著减少面积、达到必要性能，也可能更符合项目成本目标。比较时应列明预计出货量与产品寿命，不能只拿最大规划产能作分母。

两类芯片的需求，为什么会导向不同制程？

下面两组是用于解释判断过程的假设需求，不对应某个实际产品，也不提供固定的节点选型结论。

图像处理SoC：先验证规定功耗内能否完成运算

假设一颗移动设备图像处理SoC，需要在有限散热与芯片面积内，同时完成图像降噪、视频处理和目标识别。它面临的主要问题是计算量、片上存储容量与数据搬运开销。若已有28nm方案必须提高电压、增大芯片，仍无法满足规定的处理速度和功耗，那么更先进的逻辑节点值得评估。

评估应保持图像质量、吞吐量和接口功能一致，查看实际布局后的面积、关键路径速度以及运算和存储访问功耗。如果瓶颈来自外部存储带宽，单纯缩小逻辑晶体管未必就能提高处理速度；仍要调整存储层次与数据路径。只有在完整任务下兑现了PPA目标，节点升级才解决了原问题，随后才比较良率、开发投入与预期产量。

OLED显示驱动芯片：先确认输出器件和配套模块能否满足面板

另设一颗OLED显示驱动芯片，需要接收图像数据、完成内部处理，并把相应信号准确输出到面板。它同样需要逻辑与存储能力，但输出电压、驱动精度、功耗和可靠性也直接决定产品能否工作。

因此，第一步应确认候选工艺是否提供所需的高压输出器件、模拟模型、存储模块和相关验证条件。28nm高压平台可以进入候选范围，因为前文已有实际平台证据；某个更小节点若只有合适的低压逻辑，却缺少目标输出器件，就不能仅凭逻辑密度更高替代它。如果另一个更小节点也提供完整的显示驱动能力，则仍应继续比较性能、面积与成本。

两个例子的差别是决定顺序：图像处理SoC更容易先碰到计算与能耗约束，显示驱动芯片则必须先满足面板驱动的电气功能。它们都需要验证与核算，只是不能用同一项“节点大小”代替各自的关键要求。

评价一颗芯片的制程，最终要回到哪些条件？

先确认工艺能否实现所需功能，再看相同任务下的功耗、性能和面积，最后合并设计投入、良率、出货量与供货周期判断成本。对于温度范围、寿命或长期供货有要求的产品，还应核实对应的器件、IP和产品验证，而不是从“成熟”两个字推断已经满足。

28nm仍然重要，是因为一部分产品能在它的具体工艺平台上完成数字处理、存储或特色接口功能，并形成合适的开发与量产方案。先进制程的重要性，则在于继续扩大高密度、低能耗计算的实现空间。二者会长期服务不同需求；真正有用的比较，是哪一种平台把目标芯片做出来、做合格，并在预计产量下做得合理。

参考资料

• SIA：2025年3月17日意见书，第7页脚注11，成熟节点在该资料中的统计口径。
• Intel：Intel 4 Versus Intel 7 and Intel Process Technology Naming，2025年2月14日更新。
• TSMC：Dedicated IC Foundry，28/22nm平面CMOS与16/12nm FinFET平台说明。
• UMC：28nm技术平台，HKMG与SiON工艺版本说明。
• UMC、eMemory：28nm高压平台NeoFuse IP验证与OLED应用公告，2020年1月20日。
• UMC：eHV技术平台，显示驱动工艺及节点范围说明。