PCB制造，是把绝缘材料与铜加工成具有指定线路、孔和层间连接的印制电路板。常规刚性多层板的典型流程为：工程资料处理与开料，内层线路制作及检查，叠层压合，钻孔与孔金属化，外层线路制作，再完成阻焊、字符、表面处理、外形成型和成品检测。每一步都在改变材料或验证结构，不能只把它理解为在一块板上“印出线路”。
以下以常规刚性多层通孔板的减成法制造、外层采用图形电镀为主线，并用四层板说明结构变化。这里的成品是尚未装配电子元件的裸板；焊膏印刷、贴片和回流焊属于后续装联，二者的边界可参见PCBA是什么？与PCB有什么区别。双面板、HDI板及不同工厂的具体工艺，会对这条路线作相应调整。
开料之前，先把设计资料变成制造依据
PCB制造依据是一组相互对应的数据：各铜层图形、钻孔文件、外形、阻焊开窗、字符、叠层与制造要求等。CAM工程处理需要核对板层顺序、孔与焊盘对应关系、线宽线距、板边间距及文件版本，再生成曝光、钻孔和加工所需的数据。用于电气检查的网络连接关系，也应与设计依据保持一致。
例如，设计要求一个通孔连接第二层的某个焊盘，钻孔坐标和第二层图形就必须对得上；同一位置如果在另一电源层上不应连接，该层便要有相应避空。单独看每一张图都“像是正确的”，并不能证明它们组合起来仍然正确。Eurocircuits的CAM说明也将图形数据检查与生产工具数据生成放在实际加工之前。
开料是把覆铜板等材料裁成适合生产设备和拼板安排的工作尺寸，并保留定位、夹持及工艺测试所需区域。覆铜板中的绝缘基材与铜箔已经结合在一起；多层板还会使用半固化片和外层铜箔。材料规格、厚度与批次需要对应制造文件，此时的裁切尺寸通常还不是最终单块PCB的外形。
内层线路怎样通过成像、显影和蚀刻形成？
以一种常见四层结构为例，中间芯板两面的铜分别用于第二层和第三层线路。开始时，它们还是连续铜面，需要把不属于线路和铜面的部分去掉。这就是减成法的核心：保留设计需要的铜，蚀刻掉多余铜。
- 清洁铜面并贴感光干膜。表面处理使干膜能够可靠附着。灰尘、污物或贴膜气泡可能破坏后续图形，形成缺口、残铜等异常。
- 曝光形成抗蚀图形。在常见负性感光干膜工艺中，需要保留铜的区域被曝光固化。图形可以通过光绘底片转移，也可以采用直接成像设备。
- 显影去掉未固化的干膜。显影后，多余铜所在区域暴露出来；需要保留的铜仍被抗蚀膜覆盖。显影主要处理感光材料，这一步还没有把多余铜蚀掉。
- 蚀刻暴露铜，再退膜。蚀刻液去除没有保护的铜，之后剥掉保留区域上的抗蚀膜，得到内层铜线路、焊盘和铜面。
内层成像与内层蚀刻是相互衔接的两段工艺。曝光或显影异常会使抗蚀边界错误；蚀刻不足可能留下铜桥，蚀刻过度或侧蚀过大则可能使线路变窄、出现缺口甚至断开。因此，“图形已经转上去”与“铜线路已经做正确”是两个检查节点。
为什么内层AOI要放在压合之前？
内层AOI，即自动光学检测，将可见铜图形与设计数据进行比较，寻找断线、短接、缺口、残铜、焊盘或图形偏差等异常，再由相应规则和复核决定如何处理。它检查的是可见图形，不是给完整板卡通电验证功能。
这一步不能简单留到最后。内层压进板里以后，表面光学设备便无法直接看到原来的全部线路，处理内部图形问题也困难得多。Eurocircuits的内层定位与检查说明明确把内层检查安排在叠层压合前。发现异常后，应确认缺陷与处置结果，而不是只保留一张“设备已经扫描”的记录。
叠层压合怎样把内层线路封进多层板？
压合不是把四块完成的电路板简单粘在一起。对前述四层示例，结构可以由“外层铜箔—半固化片—两面已完成线路的芯板—半固化片—外层铜箔”组成。芯板提供已经固化的绝缘支承，半固化片含有尚未完全固化的树脂，外层铜箔将在后续加工成第一层和第四层线路。
内层铜面先进行有助于与树脂结合的表面处理，再按叠层文件定位、叠放并压合。在适配材料的温度、压力和时间条件下，半固化片中的树脂流动、填充线路间的空间并固化，使各层结合为整体。多层板叠层与压合示例展示了这一结构关系；铜面结合处理也有氧化处理及氧化替代工艺等不同实现，并非所有生产线都采用同一种药水流程。
这一阶段关心的不只是“压到一起”，还包括层间对准、绝缘厚度、树脂填充和结合完整性。错位可能使后续钻孔偏离内层焊盘；填充或结合异常可能形成空洞、分层，压合条件和结构不均衡也可能影响板厚与翘曲。生产中需结合定位、厚度与外观检查，必要时通过规定的测试试样或切片检查内部结构。
钻孔以后为什么还要除胶渣、沉铜和镀铜？
机械钻孔把孔贯穿压合板，但钻出的孔壁包含树脂、玻璃纤维和各铜层边缘，仍不是一条连续导电通道。钻孔时还可能把树脂涂抹到内层铜的连接部位，这类胶渣会妨碍后续铜层与内层铜可靠接触。因此，孔的位置正确只是第一步，孔壁处理和金属化同样决定连接质量。
在本文采用的路线中，钻孔后先进行除胶渣及相应孔壁调理，再通过化学沉铜在包括非导电孔壁在内的表面形成薄的导电铜层，然后进行前期整板电镀铜，为后续图形电镀建立基础。化学沉铜依靠化学反应沉积，电镀铜则借助外加电流增厚，二者的作用和发生条件不同。NCAB的多层PCB生产说明第5—6阶段给出了“除胶渣与化学铜—整板镀铜—外层成像—图形电镀”的具体路线。
孔壁导电化不只有化学沉铜一种方法。生产中也有以碳、石墨或导电聚合物等建立导电基础的直接金属化路线，Atotech的除胶渣与金属化技术说明介绍了相应类型。因此，看到某个工厂的流程表没有“化学沉铜”，不能直接推断它省略了孔壁导电化。
仍以四层板为例：图中孔壁铜连接第一层、第三层和第四层的焊盘，同时从第二层某片不相关的铜面旁穿过。第二层在孔周围留出间隔，才能避免不应发生的短接。“孔贯穿四层”并不等于“把四层所有铜都接起来”。安装用非金属化孔则按另一路径或相应保护方式处理，不能把所有钻孔都视为导电孔。
这一阶段的典型问题包括孔偏、孔壁粗糙或损伤、胶渣残留、沉积不连续及孔内铜厚分布异常。外观或孔径测量只能覆盖其中一部分；孔壁铜和内层连接界面常需通过切片等方法观察，而最终电测用于检查已经形成的连接是否符合网络要求。
外层图形电镀与蚀刻，为什么不能照搬内层顺序？
内层通常是先用抗蚀膜覆盖要保留的铜，再蚀刻其他区域；本文的外层图形电镀路线则先让需要增镀铜的线路、焊盘及孔区域暴露出来，不需要电镀的区域由干膜挡住。两者都使用成像显影，但干膜此时承担的任务不同。Eurocircuits的外层成像说明专门解释了这一差别。
- 外层贴膜、曝光和显影。按外层数据形成电镀窗口。线路、焊盘与钻孔需要正确对准，显影后相应区域露出可供电镀的铜面。
- 图形镀铜，再镀锡。在露出的线路、焊盘及孔壁上继续增厚铜，随后镀上临时锡层。铜用于形成所需导体，锡则用于保护这些铜不被后续蚀刻液去除。
- 退掉干膜。原先被干膜挡住的多余底铜重新暴露；需要保留的铜图形此时由锡保护。
- 蚀刻多余铜，再退锡。去掉没有锡保护的铜，分离出各条线路与焊盘，再去除临时抗蚀锡层，留下外层铜图形。
- 检查外层图形。通过AOI等检查线路、间距、焊盘和孔周围图形，确认没有残铜短接、断线、缺口或明显图形偏移。
图形镀铜、镀锡与后续退膜、蚀刻、退锡是一条连续的保护与去除过程。这里的锡最终要退掉，不是成品焊盘的最终表面处理，也不是在板上给元件涂焊膏。干膜窗口错误会改变电镀位置；镀层不均可能影响孔壁与线路，蚀刻异常则可能留下短路或损伤所需铜图形。
这条路线虽然包含电镀增铜，仍属于常见减成法制造：原有的多余底铜最终通过蚀刻去掉。另一种外层路线是先整板镀铜，再用抗蚀膜保护最终线路及孔后蚀刻，不必采用上述临时镀锡步骤；KSG的工艺对照解释了两种路线。这里说的是完整外层路线的差异，不影响本文在图形电镀前安排一段薄的整板镀铜。
阻焊、字符和表面处理分别改变了什么？
阻焊保护线路，但要让需要焊接的焊盘露出来
线路完成后，板面清洁并涂覆阻焊材料，按所用感光体系经过预干燥、曝光、显影和最终固化，形成具有指定开窗的保护层。它帮助保护铜线路、隔离不应上焊料的区域，并降低装联时产生焊桥的机会。常见绿色只是阻焊材料的颜色，不是PCB导电层的颜色。
需要焊接的焊盘应按设计开窗；过孔是开窗、盖油还是进行塞孔、填孔处理，则取决于具体结构要求。关键检查包括开窗是否对准、焊盘是否残留阻焊、线路覆盖是否完整，以及是否有气泡、露铜或固化异常。阻焊制作说明展示了涂覆、成像、显影和固化的连续过程。
字符用于识别，表面处理用于保护待连接的铜面
字符层印上元件位号、极性、版本、批次等识别信息，可以用丝网印刷或喷墨等方法完成。它不承担铜线路的导电功能，位置也应避免侵入需要焊接的区域。检查重点是内容、方向、可读性和位置，而不是把字符清晰等同于电路正确。字符印刷与固化示例中，“丝印”这一习惯名称也可以对应实际的数字喷印工艺。
阻焊开窗后露出的铜容易受到氧化等影响，因此还要按要求完成表面处理，为储存、装联或接触提供合适的表面。常见方法的材料变化并不相同：
- 喷锡或热风整平（HASL）：在露铜区域形成焊料覆盖层，并用热风整平。
- 化学镍浸金（ENIG）：先形成镍层，再形成薄金层；它不是把整块PCB都镀成厚金。
- 有机可焊性保护膜（OSP）：在铜表面形成有机保护膜，属于表面处理，但不是金属镀层。
Eurocircuits的表面处理说明与Atotech的最终表面处理技术分类分别解释了相关过程。这里检查的是覆盖、污染、规定的层厚及可焊性等要求，不是“颜色金黄就合格”。字符与表面处理谁先谁后，需要与所用材料和化学工艺兼容；不同工厂的工艺表可能并不相同。
外形成型以后，怎样检查PCB成品？
外形成型通过铣切、V形槽等方式形成设计要求的板边、开槽或便于分板的结构。交付对象也可能是仍保留连接桥的拼板，不一定已经分成单块。此处要核对尺寸、孔槽、板边和毛刺等，避免铜线路做好了，板却无法正确安装。外形成型工艺说明区分了铣切和V形槽的作用。
成品电测按网络连接关系检查应导通的节点是否连通、不同网络之间是否存在不应有的连接，可通过飞针或相应测试治具实现。裸板电气测试说明将检查对象明确为开路与短路。裸板尚未装元件，因此这不是验证电源输出、通信或控制功能的PCBA功能测试。
成型和电测的先后可以根据拼板与测试安排调整，检查也贯穿生产过程。理解质量控制，更有用的方式是把检查方法与它所能观察的对象对应起来：
| 检查方法 | 主要检查对象与边界 |
|---|---|
| AOI：观察图形 | 比较可见铜图形与设计，寻找断线、残铜、缺口、间距或焊盘异常。不能只靠板面图像证明整个孔壁镀层及内部连接完整。 |
| 电测：检查网络连接 | 按测试条件检查导通与隔离，发现相应开路、短路。通过电测，不等于已经验证所有层厚、材料结构或长期可靠性。 |
| 切片：观察局部截面 | 对规定的测试试样或样板取样、封装、研磨抛光，观察孔铜、层间界面、绝缘与镀层等。属于破坏性局部检查，不能将一处截面直接代表每块板的每一个孔。 |
IPC-TM-650 2.1.1的切片方法将试样明确为包含待检查特征的测试试样或印制板，并用于评价层压结构和镀覆结构。切片位置、制样质量和抽样范围都会影响可观察到的内容。板上若有阻抗、耐热或可焊性等专门要求，还需对应的测试方案，不能用一种测试结果包办全部要求。
例如，一个孔的局部铜层偏薄，但当前仍有连续导电路径，电测可能通过；它的局部厚度和结构状态需要另一类证据。相反，板面线路看起来完整，也可能因孔内连接中断而电测不通。这个例子说明的是检查原理，并非某批产品的实测结果。
终检还要核对外观、尺寸、阻焊、字符、表面处理及相应测试记录，再按要求清洁、干燥、包装并保留批次识别。这样交付的才是已按规定项目检查的PCB裸板，随后才能进入元件装联。
双面板和HDI板的制造流程有哪些不同？
常规双面板只有两面导电图形，不需要先制作将被埋入板内的线路，也通常没有上述多层叠层压合步骤。它仍可能需要钻孔、孔金属化、两面线路制作、阻焊和成品检测。因此，多层板流程不能只把“层数”换成两层后原样照用。
盲孔、埋孔和HDI结构改变的是何时以及在哪一层建立连接。盲孔从外层连向内部但不贯穿整板，埋孔则位于内层之间、不露出外表面。某些埋孔必须在相应子板尚未被后续层压覆盖前完成钻孔和金属化，之后再参与下一轮压合；盲孔与埋孔的子板制造示例展示了这种顺序关系。
HDI还可能通过增层、激光微孔、金属化及按结构要求进行的填孔等步骤，重复建立更细密的层间互连。Sierra Circuits的顺序压合说明介绍了分阶段制造和叠合的思路。它不是“普通多层板压好后，一次钻完所有小孔”，也不能把所有盲孔都认作激光孔。读流程图时，应先确认板的叠层、孔结构和线路形成路线，再理解各工序为什么出现在那个位置。
参考资料
- NCAB Group：Production process – for multilayer PCBs。访问日期：2026年10月25日。
- Eurocircuits：Making a PCB – PCB Manufacture Step-by-Step；CAM、内层成像与蚀刻、内层AOI、叠层压合、外层成像、电镀与外层蚀刻等工艺说明。访问日期：2026年10月25日。
- Eurocircuits：Applying Soldermask；Silkscreen and Cure；Surface Finishes；Profiling and V-Cut Scoring；Electrical Test；Final Inspection。访问日期：2026年10月25日。
- MKS’ Atotech：Desmear and Metallization；BondFilm；Final Finishing。访问日期：2026年10月25日。
- KSG：Pattern plating and panel plating: the core processes of PCB production，2024年7月15日。
- IPC：IPC-TM-650 2.1.1，Microsectioning, Manual and Semi or Automatic Method，Revision F，2015年6月。
- Eurocircuits：Blind and Buried Vias，2016年9月28日；Sierra Circuits：How Sequential Lamination is Performed to Manufacture HDI PCBs，2023年3月2日。
评论留言
暂时没有留言！